全定制數字電路設計工程師（2025屆校招）

崗位職責：
1.負責Flash存儲芯片中數字模塊的電路實現與功能驗證；
2.參與全定制數字電路（如譯碼器、狀態機、時序邏輯等）的設計、仿真及版圖協同優化；
3.基于Cadence平臺完成電路設計、后仿真及性能調優工作；
4.配合開展版圖檢查（DRC/LVS）、后仿真分析以及芯片流片相關支持任務。

任職資格：
1.碩士及以上學歷（優秀本科亦可），微電子或集成電路相關專業；
2.掌握數字電路設計基礎（組合邏輯、時序邏輯、狀態機等）；
3.熟悉VerilogHDL，具備獨立完成中小規模數字模塊編寫與驗證的能力；
4.具備基本模擬電路知識，能理解晶體管層級的數字門電路結構（如反相器、觸發器、鎖存器）；
5.熟悉CadenceVirtuoso、HSPICE或Spectre等EDA工具者優先考慮；
6.具有扎實的電路理論功底、良好的邏輯思維和學習能力；具備較強的溝通協作意識，熱愛IC設計工作。

【加分項】
1.在校期間參與項目或實習中涉及全定制數字設計（如寄存器陣列、譯碼器、時序電路等）；
2.了解版圖設計約束（布局布線、門延遲、時鐘樹等）；
3.熟悉SRAM/Flash或混合信號設計流程者優先；
4.具備Python/SKILL腳本開發經驗者優先（用于設計自動化）。